Cererea clienților pentru procesoarele AI și HPC determină o utilizare mult mai mare a tehnologiilor avansate de ambalare, în special a serviciilor TSMC de tip chip-on-wafer-on-substrate (CoWoS). În situația actuală, TSMC abia reușește să satisfacă cererea actuală pentru această metodă de ambalare – nu mai vorbim de cererea viitoare – motiv pentru care, anul trecut, compania a anunțat planuri de a mai mult decât dubla capacitatea CoWoS până la sfârșitul anului 2024. Dar, după cum se pare, doar dublarea capacității o singură dată nu va fi suficientă, iar cel mai mare producător de cipuri pe bază de contract din lume va trebui să continue să își mărească capacitatea într-un ritm rapid.
În cadrul Simpozionului european de tehnologie de săptămâna trecută, TSMC a anunțat planurile de extindere a capacității CoWoS cu o rată de creștere anuală compusă (CAGR) de peste 60% până cel puțin în 2026. Prin urmare, capacitatea CoWoS a TSMC se va mai mult decât cvadrupla față de nivelurile din 2023 până la sfârșitul acestei perioade. Și ținând cont de faptul că TSMC pregătește versiuni suplimentare de CoWoS (și anume CoWoS-L) care vor permite construirea desisteme în pachete (SiP) de până la opt dimensiuni de reticulă, creșterea capacității CoWoS de patru ori în trei ani poatetăcutnu va fi suficient. Vestea bună este că diverși furnizori terți de asamblare și testare off-site (OSAT) își extind, de asemenea, capacitatea de tip CoWoS, astfel încât cererea de ambalare avansată nu este o problemă cu care TSMC se confruntă (sau pe care o rezolvă) de una singură.
Iar CoWoS nu este singura linie tehnologică de ambalare avansată a cărei capacitate TSMC dorește să o extindă rapid. Compania are, de asemenea, tehnologia de stivuire 3D a cipurilor integrate în sistem (SoIC), a cărei adopție este pe cale să crească în următorii ani. Pentru a satisface cererea pentru metodele sale de ambalare SoIC, TSMC va extinde capacitatea SoIC cu o rată de creștere anuală compusă de 100% până la sfârșitul anului 2026. Ca urmare, capacitatea SoIC va crește de opt ori față de nivelurile din 2023 până la sfârșitul anului 2026.
În general, TSMC însăși se așteaptă ca, în anii următori, SiP-urile de vârf pentru aplicații solicitante, cum ar fi inteligența artificială și HPC, să adopte atât tehnologiile CoWoS, cât și tehnologiile de stivuire 3D SoIC, motiv pentru care trebuie să crească capacitatea pentru ambele metode pentru a putea construi aceste procesoare foarte complexe.