În timp ce cea mai mare parte a atenției asupra TSMC este îndreptată către nodurile sale de vârf, cum ar fi N3E și N2, o mulțime de cipuri vor continua să fie fabricate folosind tehnologii de procesare mai mature și mai dovedite în anii următori. Acesta este motivul pentru care TSMC a continuat să își perfecționeze nodurile existente, inclusiv ofertele sale de clasă 5nm de generație actuală. În acest scop, în cadrul Simpozionului nord-american de tehnologie 2024, compania a prezentat un nou nod optimizat de clasă 5nm: N4C.
Procesul N4C de la TSMC face parte din familia de noduri de fabricație de 5 nm a companiei și este un superset al N4P, cea mai avansată tehnologie din această familie. În încercarea de a reduce și mai mult costurile de producție pe 5nm, pentru TSMC implementează mai multe modificări pentru N4C, inclusiv re-arhitecturarea celulei standard și a celulei SRAM, modificarea unor reguli de proiectare și reducerea numărului de straturi de mascare. Ca urmare a acestor îmbunătățiri, compania se așteaptă ca N4C să obțină atât dimensiuni mai mici ale matrițelor, cât și o reducere a complexității producției, ceea ce, la rândul său, va duce la o scădere a costurilor matrițelor cu până la 8,5%. În plus, cu aceeași rată de densitate a defectelor la nivel de plachetă ca și N4P, N4C este în măsură să ofere randamente funcționale și mai mari datorită reducerii suprafeței matriței.
“Așadar, nu am terminat cu [tehnologiile] noastre de 5nm și 4nm”, a declarat Kevin Zhang, vicepreședinte pentru dezvoltarea afacerilor la TSMC. “De la N5 la N4, am obținut o îmbunătățire cu 4% a densității de contracție optică și continuăm să îmbunătățim performanța tranzistorului. Acum aducem N4C în portofoliul nostru de tehnologii de 4 nm. N4C le permite clienților noștri să își reducă costurile prin eliminarea unora dintre măști și să îmbunătățească, de asemenea, proiectarea IP originală, cum ar fi o celulă standard și SRAM, pentru a reduce și mai mult costul total de proprietate la nivel de produs.”
TSMC spune că N4C poate utiliza aceeași infrastructură de proiectare ca N4P, deși nu este clar dacă IP N5 și N4P pot fi reutilizate pentru cipurile bazate pe N4C. Între timp, TSMC indică faptul că oferă diverse opțiuni pentru ca producătorii de cipuri să găsească echilibrul potrivit între beneficiile în materie de costuri și efortul de proiectare, astfel încât companiile interesate să adopte tehnologii de procesare din clasa 4nm ar putea foarte bine să adopte N4C.
Dezvoltarea N4C vine în contextul în care mulți dintre clienții TSMC care se ocupă de proiectarea cipurilor se pregătesc să lanseze cipuri bazate pe ultima generație a tehnologiei de procesare FinFET a companiei, seria N3 de 3 nm. În timp ce se așteaptă ca N3 să fie o familie de succes, costurile ridicate ale N3B au reprezentat o problemă, iar generația este marcată de scăderea performanțelor și de reveniri ale densității tranzistorilor în totalitate. În consecință, N4C ar putea deveni un nod important și de lungă durată la TSMC, servind ca o soluție bună pentru clienții care doresc să se limiteze la un nod FinFET mai rentabil.
“Aceasta este o îmbunătățire foarte semnificativă, lucrăm cu clientul nostru, practic pentru a extrage mai multă valoare din investiția lor de 4 nm”, a declarat Zhang.
TSMC se așteaptă să înceapă producția de volum a cipurilor N4C în cursul anului viitor. Și, având în vedere că TSMC a produs clasa 5nm timp de aproape jumătate de deceniu până în acel moment, N4C ar trebui să fie capabilă să dea lovitura în ceea ce privește volumul și randamentul.
Lecturi conexe
- Tehnologia de 1,6nm a TSMC anunțată pentru sfârșitul anului 2026: A16 cu “Super Power Rail” Backside Power
- Actualizare TSMC 2nm: N2 în 2025, N2P pierde puterea din spate și NanoFlex aduce celule optime
- Platforma System-on-Wafer a TSMC devine 3D: CoW-SoW stivuiește cipurile
- TSMC se lansează în fotonica de siliciu, prezentând foaia de parcurs pentru interconectarea la pachet COUPE de 12,8 Tbps