Ne pregătim pentru memoriile DDR5?

Specificații ale memoriei DDR5 lansate: Pregătind scena pentru DDR5-6400 și nu numai

Marcând o etapă importantă în dezvoltarea memoriei calculatorului, Asociația JEDEC Solid State Technology lansează ultimele specificații pentru următorul său standard de memorie mainstream, DDR5 SDRAM. Cea mai recentă iterație a memoriei DDR, care până acum a condus PC-uri, servere, și tot ceea ce este între, încă de la sfârșitul anilor ’90, este faptul că memoria DDR5 încă o dată își extinde aptitudinile memoriei DDR, dublând viteza maximă a memoriei, crescând totodată considerabil și dimensiunile acesteia. Hardware bazat pe ultimul standard este așteptat în 2021, adoptarea începând la nivel de server înainte de a ajunge la computerele clienților și alte dispozitive.

Planificat inițial pentru lansare în 2018, lansarea de astăzi a specificațiilor memoriei DDR5 pune lucrurile în urma programului inițial al JEDEC, dar nu reduce importanța noilor mențiuni ale memoriei. Ca orice iterație a memoriei DDR anterioare, principalul accent pentru DDR5 este, încă o dată, îmbunătățirea densitații memoriei precum și a vitezei. JEDEC încearcă să dubleze ambele, cu viteze maxime de memorie setate să atingă cel puțin 6.4 Gbps, în timp ce capacitatea unui singur LRDIMM va putea ajunge, în cele din urmă, la 2TB. În același timp, există mai multe modificări mai mici, fie pentru a sprijini aceste obiective, fie pentru a simplifica anumite aspecte ale ecosistemului, cum ar fi regulatoarele de tensiune pe DIMM precum și pe ECC.

 DDR5DDR4DDR3LPDDR5
Densitatea maximă64Gbit16Gbit4Gbit32Gbit
     
Mărimea maximă UDIMM (DSDR)128GB32GB8GBN/A
     
Rata maximă de date6.4Gbps3.2Gbps1.6Gbps6.4Gbps
     
Canale2111
     
Lățimea de bandă (Non-ECC)64-bits
(2×32-bit)
64-bits64-bits16-bits
     
Module (pe grup)44816
     
Grupuri de module8/44/214
     
Durată impuls BL16BL8BL8BL16
     
Tensiune (VDD)1.1v1.2v1.5v1.05v
     
VDDQ1.1v1.2v1.5v0.5v

Going Bigger: Memorie densă și Die-Stacking

Vom începe cu o scurtă privire asupra capacității și memoriei, căci asta este cea mai simplă modificare în comparație cu DDR4. Proiectat pentru o perioadă de câțiva ani (dacă nu chiar mai mult), DDR5 va permite cipuri de memorie individuale de până la o densitate de 64Gbit, care este de 4 ori mai mare decât densitatea maximă de 16Gbit a memoriei DDR4. Combinat cu stivuirea matrițelor, care permite așezarea a până la 8 matrițe drept un singur cip, atunci un element 40 LRDIMM poate ajunge la capacitatea memoriei de 2TB. Sau pentru umilul DIMM, acest lucru ar însemna că vom vedea în cele din urmă capacitățile DIMM-ului să ajungă la 128GB pentru configurația tipică de rang dublu.

Desigur, capacitățile de vârf ale specificațiile memoriei DDR5 sunt destinate pentru mai târziu pe durata de viață a standardului, atunci când fabricarea cipului ajunge din urmă ceea ce specificațiile permit. Pentru a începe lucrurile, producătorii de memorie vor folosi densitățile accesibile ale cipurilor de 8Gbit și 16Gbit pentru a construi DIMM. Deci, în timp ce îmbunătățirile de viteză la DDR5 vor fi destul de imediate, îmbunătățirile de capacitate vor fi treptate, pe măsură ce densitățile de fabricație se îmbunătățesc.

Going Faster: Un DIMM, două (mici) canale

Cealaltă jumătate a poveștii despre DDR5 este, din nou, despre creșterea lățimii benzii de memorie. Toată lumea își dorește mai mută performanță (în special cu creșterea capacităților DIMM) și, nesurprinzător, s-a lucrat mult la specificații pentru a face acest lucru.

LA DDR5, JEDEC încearcă să înceapă lucrurile într-un mod mai agresiv decât de obicei pentru o specificație de memorie DDR. De obicei, un nou standard apare de unde a început și ultimul, cum ar fi trecerea de la DDR3 la DDR4, precum DDR3 s-a oprit la 1.6Gbps iar DDR4 a luat-o de acolo. Cu toate acestea, JEDEC țintează mai sus cu DDR5, grupul dorind să îl lanseze la 4.8Gbps, cu aproximativ 50% mai rapid decât viteza maximă oficială de 3.2Gbps a memoriei DDR4. Iar în anii următori, versiunea actuală a specificațiile permite ca ratele de date să ajungă la 6.4Gbps, dublând versiunea actuală a memoriei DDR4.

Desigur, entuziaștii vor constata că DDR4 depășește deja maximul oficial de 3.2Gbps (uneori mult mai ridicat) și este probabil ca DDR5 să parcurgă un traseu similar. Obiectivul de bază, indiferent de cifrele specifice, este de a dubla cantitatea lățimii de bandă disponibilă astăzi la un singur DIMM. Așa că nu fiți surprinși dacă SK Hynix își atinge obiectivul DDR5-8400 mai târziu.

La baza acestor obiective de viteză sunt schimbări atât la DIMM cât și la magistrala de memorie pentru a alimenta și transporta atât de multe date pe ciclu de ceas. Marea provocare, ca întotdeauna pentru vitezele DRAM, vine din lipsa progresului în ratele de bază ale DRAM-ului. Raționamentul dedicat acestui subiect devine tot mai rapid, iar magistralele de memorie sunt din ce în ce mai rapide, dar DRAM-ul bazat pe condensatoare și tranzistori, care stau la baza memoriei moderne, încă nu poate ajunge la mai mult de câteva sute de megahertzi. Așadar, pentru a obține mai mult de la memoria DRAM – pentru a menține iluzia că memoria în sine devine tot mai rapidă și pentru a alimenta magistralele de memorie efectiv mai rapide – a fost necesar tot mai mult paralelism. Iar DDR5, la rândul său, crește ante-ul.

Marea schimbare este că, similar cu ceea ce am văzut în alte standarde precum LPDDR4 și GDDR6, un singur DIMM este bifurcat în 2 canale. În loc de un canal de date de 64-bit pe DIMM, DDR5 va oferi două canale independente de 32-bit pe DIMM (sau 40-bitt pe ECC). Între timp, impulsurile de durată pentru fiecare canal este dublat de la 8 octeți (BL8) până la 16 octeți (BL16), însemnând că fiecare canal va livra 64 octeți pe operație. În comparație cu un DIMM al memoriei DDR4, un DIMM al memoriei DDR5 rulând la de două ori viteza de memorie nominală va livra două operații de de 64 octeți în timpul necesar DIMM-ului DDR4 să livreze o singură operație, dublând lățimea de bandă eficientă.

Per total, 64 octeți rămâne numărul magic pentru operații de memorie, deoarece aceasta este dimensiunea standard a liniei tampon. Un impuls de durată mai mare în memoria de tip DDR4 ar fi dus la operații de 128 de octeți, care este prea mare pentru o singură linie tampon și, în cel mai bun caz, ar fi dus la pierderi de eficiență/utilizare în cazul în care un controller de memorie nu dorește două linii de date secvențiale. În comparație, având în vedere că cele două canale ale memoriei DDR5 sunt independente, un controller de memorie poate solicita 64 de octeți din diverse locații, ceea ce îl face să se potrivească mai bine modului în care procesoarele funcționează efectiv și evitând pedeapsa de utilizare.

Impactul net pentru un desktop standard de PC ar fi acela că, în locul paradigmei al DDR4-ului de astăzi cu două DIMM-uri umplând două canale pentru o configurație de 2×64 biți, un sistem DDR5 va funcționa ca o configurație de 4×32 biți. Memoria va fi instalată în perechi – nu ne vom întoarce la zilele în care am instalat SIMM-uri pe 32 de biți – dar acum configurația minimă este pentru două canale mai mici ale DDR5.

Această schimbare are și unele efecte secundare, în special pentru a maximiza utilizarea în aceste canale. DDR5 introduce o caracteristică nouă care va permite împrospătarea modulelor în timp ce altele sunt folosite. Acestea obțin împrospătarea necesară mai devreme, păstrând latențele sub control și făcând disponibile modulele neutilizate mai devreme. Numărul maxim de grupuri de module este dublat și el, de la 4 la 8, ceea ce va ajuta la reducerea penalității de performanță.

Magistrala de memorie rapidă: Egalizarea Feedback-ului Deciziei

În schimb, găsirea unor modalități de a crește cantitatea de paralelizare într-un DRAMM DIMM, creșterea vitezei magistralei este atât simplă cât și grea: ideea este simplă în teorie dar dificilă în execuție. La sfârșitul zilei, pentru a dubla viteza memoriei DDR, magistrala de memorie a DDR5-ului are nevoie să funcționeze de două ori mai rapid decât DDR4.

Există mai multe modificări la DDR5 pentru a face acest lucru posibil, dar surprinzător, nu există modificare fundamentale ale magistralei de memorie, cum ar fi QDR sau semnalizare diferențială. În schimb, JEDEC și membrii asociației au reușit să își atingă țelul cu o versiune ușor modificată a magistralei DDR4, deși cu una care trebuie să funcționeze cu îngăduințe mai stricte.

Inițiativa aici este introducerea egalizării feedback-ului deciziei (DFE). La un nivel foarte înalt, DFE este un mijloc de a reducere interferințele dintre simboluri, folosind un feedback de la receptorul magistralei de memorie pentru a oferi o egalizare mai bună. Și o bună egalizare, la rândul său, permite semnalizarea necesară magistralului de memorie DDR5 să funcționeze la rate mai mari de transfer, fără ca totul să ”devieze de pe șine”. Între timp, acest lucru este ajutat în continuare de câteva modificări subtile ale standardului, cum ar fi adăugarea de moduri noi și îmbunătățite pentru a ajuta DIMM-urile și controllerele să compenseze diferențele de-a lungul magistralei de memorie.

Plăci de bază mai simple, DIMM-uri mai complexe: Reglarea tensiunii de pe DIMM

Alături de modificări de bază ale densității și vitezei de memorie, DDR5 îmbunătățește, din nou, tensiunile de operare ale memoriei DDR. Astfel, DDR5 va funcționa cu un Vdd de 1.1v, mai mic decât 1.2v al memoriei DDR4. La fel ca actualizările anterioare, aceasta ar trebui să îmbunătățească eficiența energetică a memoriei în raport cu DDR4, deși până acum câștigurile de energie nu sunt promovate la fel de mult ca în cazul standardelor DDR4 și anterioare.

JEDEC utilizează, de asemenea, introducerea standardului de memorie DDR5 pentru a face o schimbare destul de importantă a modului în care funcționează reglarea de tensiune pentru DIMM-uri. Pe scurt, reglarea tensiunii este mutată de la placa de bază la DIMM-ul individual, lăsând alte DIMM-uri responsabile pentru propriile nevoie de reglare a tensiunii. Asta înseamnă că DIMM-urile vor include acum un regulator de tensiune integrat, iar acest lucru este valabil pentru toate, de la UDIMM-uri la LRDIMM-uri.

JEDEC numește această regulare a tensiunii ”plătiți pe drum” (”pay as you go”) și urmărește să îmbunătățească/simplifice câteva aspecte diferite alea DDR5. Cea mai semnificativă schimbare este aceea că, prin mutarea regulării de tensiune la DIMM-uri, reglarea de tensiune nu mai este responsabilitatea plăcii de bază. Plăcile de bază, la rândul lor, nu vor mai fi create pentru cel mai rău scenariu – cum ar fi conducerea a 16 LRDIMM-uri masive – simplificând design-ul plăcii de bază și reținând costurile într-o anumită măsură. Desigur, cealaltă parte a acestui argument este că transferă aceste costuri către DIMM în sine, dar atunci constructorii de sistem trebuie să cumpere la fel de multe hardware-uri de reglare a tensiune percum au și DIMM-uri, de aici și filosofia PAYGO.

Potrivit JEDEC, regulatoarea pe DIMM vor permite, de asemenea, o mai bună toleranță a tensiunii, îmbunătățind randamentul DRAM. Și în timp ce nu se fac promisiuni specifice, grupul încearcă să vândă potențialul acestei modificări pentru a reduce (în continuare) consumul de energie al DDR5 în  raport cu DDR4.

Deoarece detaliile de implementare pentru aceste regulatoare de tensiune vor fi la dispoziția producătorilor de memorie, JEDEC nu a spus prea multe despre ele. Dar se pare că nu va exista o soluție ”one size fits all” între clienți și servere, astfel încât UDIMM-urile clienților și (L)RDIMM-urile serverelor să aibă regulatoarea/PMIC-uri separate, care să reflecte nevoile lor de energie.

DIMM-urile memoriei DDR5: Tot 288 de pini, dar cu ordinea pinilor schimbată

În final, așa cum s-a demonstrat deja pe scară largă din prototipurile vândute anterior, DDR5 va păstra același număr de 288 de pini ca și DDR4. Asta reflectă tranziția de la DDR2 la DDR3, unde numărul de pini a fost păstrat la 240.

Nu vă așteptați să utilizați DIMM-urile DDR5 în socluri de DDR4. În timp ce numărul de pini nu se schimbă, ordinea lor da, pentru a găzdui noile caracteristici ale DDR5-ului – și în special pentru noul canal dual.

Marea schimbare aici este faptul că magistrala de comandă este redusă și împărțită, pinii fiind realocați la magistrala de date pentru cel de-al doilea canal de memorie. În loc de o singură magistrală CA de 24 biți, DDR5 va avea două magistrale CA de 7 biți, unul pentru fiecare canal. 7 se află bine sub jumătatea vechii magistrale, și astfel lucrurile devin ceva mai complexe penrtu controalele de memorie.

Proba acum, adopția începe în următoarele 12-18 luni

Finalizând anunțul de astăzi, precum și alte versiuni al specificațiilor JEDEC, astăzi se concentrează mai puțin pe produsul în sine și mai mult pe comitetul de dezvoltare care stabilește standardul membrilor săi. Principalii producători de memorie, care au participat la procesul de dezvoltare DDR5 încă de la început, au dezvoltat deja prototipuri pentru DIMM și acum încearcă să finalizeze lucrurile pentru a aduce pe piață primul hardware comecial.

Curba generală de adopție pentru DDR5 este așteptată să fie similară cu standardele DDR anterioare. Asta înseamnă că JEDEC se așteaptă ca DDR5 să apare pe dispozitive în 12 spre 18 luni, odată cu finalizarea hardware-ului. Și deși grupul nu oferă îndrumări specifice despre produse, au fost foarte clari că se așteaptă ca serverele să fie din nou forța motrice din spatele adoptării timpurii, în special cu marii hyperscaleri. Nici Intel, nici AMD nu au anunțat oficial platforme care să folosească noua memorie, dar în acest moment este doar o chestiune de timp.

Între timp, așteptați-vă ca DDR5 să aibă o durată de viață la fel de lungă ca și DDR4, dacă nu chiar mai lungă. Atât DDR4 cât și DDR4 s-au bucucar de aproximativ 7 ani de viață, așa că DDR5 ar trebui să se bucure de același grad de stabilitate. Și deși să fie perfect timp de 7 ani nu este posibil, în acest moment JEDEC se gândește că DDR5 va avea o durată de valabilitate mai lungă decât DDR4, datorită maturizării continue a industriei tehnologice. Desigur, acesta este și anul când Apple a renunțat la Intel pentru procesoarele sale, așa că până în 2028 orice este posibil.

În orice caz, așteptați-vă ca principalii producători de memorie să continue să își prezinte prototipurile și DIMM-urile pe măsură ce DDR5 se pregătește de lansare. Având în vedere că adopția va începe cu seriozitate în 2021, se pare că anul viitor ar trebui să aducă unele schimbări interesante pe piața de servere și, în cele din urmă, și pe piața consumatorilor.